JP3243119



© EPODOC / EPO

PN - JP3243119 A 19911030

PD - 1991-10-30

PR - JP19900038057 19900219

OPD - 1990-02-19

- PURPOSE:To configure a low loss parallel operation power supply system having features similar to those of an OR gate comprising diodes by controlling ON/ OFF operation of a power MOSFET provided for each DC power supply based on the comparison results of a comparator comparing the DC source voltage and a load side source voltage. CONSTITUTION:When the input voltage of an OR gate is higher than the output voltage thereof, output voltage of a comparator 14 is equal to the terminal voltage of negative power supply for the comparator 14, gate potential of an MOSFET 12 is lower than the source potential and thereby the MOSFET 12 is turned ON. When the input voltage of the OR gate is lower than the output voltage thereof, gate potential of the MOSFET 12 is equal to the source potential and thereby the MOSFET 12 is turned OFF. Since voltage drop in the OR gate can be reduced, loss to be determined by the product of the voltage drop and current can be reduced.

IN - OTSU SATOSHI; ISHII HISAO; SUZUKI NOBORU; KONNO YOSHIMI

PA - NIPPON TELEGRAPH & TELEPHONE IC - H02J1/10; H03K19/08; H03K19/20

OWPI/DERWENT

 NOR circuit for separating failed DC source - uses power MOSFET in operative state with simple circuit to connect power MOS FET and comparator NoAbstract Dwg 1/5

PR - JP19900038057 19900219

PN - JP3243119 A 19911030 DW199150 000pp

PA - (NITE) NIPPON TELEGRAPH & TELEPHONE CORP

C - H02J1/10 ;H03K19/08

OPD - 1990-02-19

AN - 1991-364309 [50]

©PAJ/JPO

PN - JP3243119 A 19911030

PD - 1991-10-30

AP - JP19900038057 19900219

IN - OTSU SATOSHI; others: 03

PA - NIPPON TELEGR & TELEPH CORP <NTT>

TI - OR GATE

AB - PURPOSE:To configure a low loss parallel operation power supply system having features similar to those of an OR gate comprising diodes by controlling ON/ OFF operation of a power MOSFET provided for each DC power supply based on the comparison results of a comparator comparing the DC source voltage and a load side source voltage.

- CONSTITUTION: When the input voltage of an OR gate is higher than the output voltage thereof, output voltage of a comparator 14 is equal to the terminal voltage of negative power supply for the comparator 14, gate potential of an MOSFET 12 is lower than the source potential and thereby the MOSFET 12 is turned ON. When the input voltage of the OR gate is lower than the output voltage thereof, gate potential of the MOSFET 12 is equal to the source potential and thereby the MOSFET 12 is turned OFF. Since voltage drop in the OR gate can be reduced, loss to be determined by the product of the voltage drop and current can be reduced.

- H02J1/10 ;H03K19/08 ;H03K19/20

Page 1 12.05.2005 11:36:59

⑬ 日本園特許庁(JP)

庁内整理番号

①特許出職公開

平3-243119 母公開特許公報(A)

Mnt.Cl.	5	練別記号		
H 02 J H 03 K	1/10 19/08 19/20	Z		

❷公開 平成3年(1991)10月30日

審査請求 未請求 請求項の数 4 (全7頁)

母発明の名称 オア回路

> **104**7 平2-38057

					●出	U 4	F2(1990)2月19日	
@発	明	者	*	津		똽	東京都千代田区内奉町1丁目1番6号 会社内	日本電信電話株式
伊	明	者	石	井	久	堆	東京都千代田区内奉町1丁目1番6号 会社内	日本電信電話株式
伊発	明	者	鈴	木		舞	東京都千代田区内奉町1丁目1番6号 会社内	日本電信電話株式
伊発	明	者	4	野	裁	美	東京都千代田区内奉町1丁目1番6号 会社内	日本電信電話株式
砂田	夏	人	82	工信1	医話株式	会社	東京都千代田区内奉町1丁目1番6号	
BIT	理	人	弁琴	杜士	多女 富	士弥		

- 1. 発明の名称 オア国路
- 2. 特許請求の範囲
- (1)複数の底流電器のそれぞれに対応するり型 パワーMOSFETとコンパレータとを有し、

上記各p型パワーMOSFETのソース電板と 上記各コンパレータの負入力雑子と上記対応する 直装電車の正電圧端子とを接続し、

上紀各ゥ型パワーMOSFETのドレイン電紙 と上記各コンパレータの正人力機子および正電器 電瓶と一つの負荷の正電圧電瓶とを接続し、

上記各コンパレータの出力を対応する上記り製 パワーMOSFETのゲート電板に接続し、

上記各直直電源の負電圧差子と上記各コンパレ ~ ナの食電器電話と上記負荷の食電圧端子とを接 装して成ることを特象とするオア回路。

(2)請求項しに記載のオア回答において、

各p型パワーMOSFETのソース電板とドレ イン電話間にダイオードを推方向に接続したこと

を特徴とするオア回路。

(3)被数の直旋電源のそれぞれに対応する α型 パワーMOSPETとコンパレータとを有し、

上記名。型パワーMOSFETのドレイン電気 と上記各コンパレータの食入力菓子と上記対応す る直接電源の食電圧電子とを接続し、

上記各ヵ型パワーMOSFETのソース電響と 上記各コンパレータの正入力増子および負電運電 係と一つの負責の負電圧電子とを接続し、

上記各コンパレータの出力を対応する上記ュ型 パワーMOSFETのゲート電極に接続し、

上記各直装電車の正電圧電子と上記各コンパレ ータの正電線電腦と上紀負荷の正電圧電子とを接 **使して収ることを特徴とするオア回路。**

(4) 請求項3に記載のオア回路において、

各ュ型パワーMOSFETのソース電極とドレ イン電弧器にダイオードを順方向に接続したこと を特徴とするオア国路。

[産業上の利用分野]

は関サンーと45119 (4)

本発明は複数の直流電線から一つの負荷に電力 を供給する電磁装置において、故障発生時等にそ の故障の直流電源の切り越しを可能にすることを 目的としたオア回路に関するものである。

【従来の技術】

世来より、一つの負荷に対し並列に接続された 複数の直貨電源を並列運転して、その一つの負荷 に電力を供給することが行われている。連常、直 減電源を並列運転する場合には、他電景側からの 連携防止及び1台の複複電源の返移障害が電影システム停止となることを防ぐため、各直流電源の 出力に一方向特性を育するオア(OR)回路が接 続される。

第5回は、2台の直流電源から一つの負責に電力を供給する場合に用いたオア(OR)回路の構成を示す日路回である。この従来側において、1は第1の直流電源、2は第2の直流電源、3は負責、11は直流電源1から負責3へ取方向に接続したダイオード、21は直流電源2から負責3へ取方向に接続したダイオードである。このような

とを目的とする。

【暴魔を解決するための手数】

上記の目的を連載するための本発明のオア回路 の一つの構成は、

複数の複数電板のそれぞれに対応するp型パワーMOSFETとコンパレータとを有し、上記各p型パワーMOSFETのソース電価と上記をコンパレータの負人力場子と上記針をp型パワーMOSFETのドレイン電価と上記をp型パワーMOSFETのドレイン電価と上記をコンパレータの出て正電器で長と一つの負荷のカート電話に接続し、上記各国ンパレータの出てを対応する上記の負電に通子と上記の負電に接続し、上記各連接電価と上記負荷の負電圧場子とを接続して成ることを特徴とする。

また、上記目的を達成するためのオア回路の他 の構成は、

複数の直旋電源のそれぞれに対応するα型パワーMOSPETとコンパレータとを有し、上記各

構成において、ダイオード!!は直流電源!に他電源側から電力が嵌入するのを防止し、ダイオード!2は遅減電源2に他電源側から電力が嵌入するのを防止し、それぞれ一方の直流電源の故障時には負荷への電力供給のすべてを他の直流電源側にスイッテングするオア機能を実現している。このように、使来は、直流電源を並列退化する場合に用いる一方向特性を持つOR回路として、道常、ダイオードが開いられていた。

[発明が解決しようとする課題]

しかしながら、上記観楽の技術におけるオア回路では、そのオア回路を構成するダイオードに、常に負責電流の一部又は全部が流れているため、ダイオードの親方向電圧等下とダイオードを流れる電流の製で決まる展失が発生し、電源システムの効率が低下する問題点があった。

本見明は、上記問題点を解決するために創金されたもので、ダイオードによるオア回路と関等の 概能を持ち、かつ低級失な並列選転電源システム の構成を可能にする額易なオア回路を提供するこ

□型パワーMOSPETのドレイン電信と上記名コンパレータの負入力増子と上記対応する直流電源の負電圧増子とを接載し、上記名□型パワータの正入力増子および負電銀電低と一つの負荷の負電圧電子とも接載し、上記名コンパレータの出力を対応する上記□型パワーMOSPETのゲート電低に接載し、上記名直流電台の正電圧増子と上記名コンパレータの正電原電低と上記負荷の正電圧増子とを接載して収ることを検索とする。

(作用)

本発明は並列選転直旋電車システムにおいて、 直旋電振車に設けたパワーMOSFETのオン/ オフモ、その直旋電圧側と負荷側の電車とのコン パレータによる比較によって制御することにより、 各直旋電車への逆旋を防止して故障の直旋電車を 切り離すオア機能を実践するとともに、パワー屋 OSPETのオン抵抗が逆来のオア回路のダイオードより十分小さくできることを利用して、大幅 な低機失化を実現する。 [実施例]

以下、本発明の実施例を閲覧に基づいて詳細に 説明する。

第1間は本食明の第1の変塩例を示す回路値である。本実施例は、2台の直波電源を並列運転して、一つの負荷に電力を供給する直波電源システムに用いるOR(オア)回路の例を示している。1は第1の直波電源であり、2は第2の直波電源、3は負荷であって、本実施例では、この2台の直波電源1、2から一つの負荷3に電力を供給する。
に明めるOR回路は、それぞれの直波電源1、2に対応して設けたp型パワーMOSFET12、13と、各MOSFET12、13のオン/オフを制御するコンパレータ14、24で解放される。

上記OR回路における第1の直旋電源1例の接 硬は、MOSFET12のソース電話とコンパレ ータ14の負入力電子(-)と第1の直旋電源1 の正電圧壊子(+)が接続され、MOSFET1 2のドレイン電腦とコンパレータ14の正電線電

て点線で示したMOSFETのボディダイオード 13.16であって、13がMOSFET12の ソースードレイン電極間に順方向に生成されるボ ディダイオードであり、23がMOSFET22 のソースードレイン電極間に生成されるボディダ イオードである。

以上のように構成した第1の実施例の動作および作用を述べる。

第1の直流電流1側のオア回路等分と第2の直流電流2側のオア回路等分とは、構成が同一であり、同様に動作するので、以下、第1の直流電流1側について説明する。まず、0R回路の出力(直流電流1側)電圧に比べて、0R回路の入力(直流が再通し、コンパレータ14の電流地子に出力電圧が印加され動作を開始する。コンパレータ14の直流地子(十)が0R回路の出力側(負荷3側)に、コンパレータ14の正人力側(直流 4)が0R回路の出力側(負荷3側)に、コンパレータ14の正人力側子(十)が0R回路の出力側(負荷3側)に接続されているため、0R回路の人力電圧が0R回路の出力電

低とコンパレータ14の正人力調子(+)と負荷 3の正電圧調子(+)とが接続され、コンパレー タ14の出力がMOSFET12のゲート電腦に 接続され、コンパレータ14の負電温電腦と第1 の直波電影1の負電圧壊子(-)と負荷3の負電 圧磨子(-)とが接続されて絞る。

関係に上記OR回路の第2の直流電離2例の接続は、MOSFET22のソース電腦とコンパレータ24の負人力増子(一)と第2の直流電離2の正電圧選子(+)が接続され、MOSFET22のドレイン電腦とコンパレータ24の正電器子(+)とが接続され、コンパレータ24の近間を指子(+)とが接続され、コンパレータ24の負電器電腦と第2の直流電影2の負電圧増子(一)と負債3の負電圧増子(一)とが接続されて成る。

上記録成において、一般に、パワーMOSFE Tでは、その構造上、ソースードレイン電転額に ダイオードが形成される。これが、第1数におい

圧より高い場合、コンパレータ14の出力はコン パレータしもの食電源電子の電子電圧となり、M OSFETI2のゲート電板電位はソース電位上 り低くなり、MOSPET12はオンする。ボデ ィグイオード13の展方向等下電圧に比べ、MO SFETI2のオン延旋による電圧降下は低くで まるので、電流はMOSFET12を流れ、OR 何路における最先を低減することができる。 OR 日略の入力電圧がOR回路の出力電圧より低い場 会、ボディダイオード13は弁導道であり、コン パレータ14の出力はコンパレータの正電線電子 の箱子となり、MOSFETI2のゲート電板電 単はソース電位と同じになるため、MOSFET I 2はオフする。上記におけるMOSFET 1 2 はギディダイオード13が寒遅した後のスイッチ 用として用いられるので、各電転間客景に関して はほとんど考慮する必要はなく、オン抵抗の低い P型パワーMOSFETを選択すればよい。

第2回は本党引の第2の実施例を示す回路因で ある。本実施例は、第1の実施例を基本として、

特開平3-243119(4)

電力供給が解客発生時等に切り替わる際のスパッテングスピードを高速にする例である。事 L の実施例では、p型パワーMOSFET12、22のボディダイオード L 3、23を利用して、上記のスパッチングを行う構成としたが、本実施例では、第2回に示すように、第1回の構成のp型パワーMOSFET12、22のそれぞれのソースードレイン電価間にスイッチング用のダイオード L 1・12のアノード電価をMOSFET12、22のソース電価に、ダイオード L 1、12のカソード電価をMOSFET12、22のドレイン電価に接続する。

以上の情報の第2の実施例のOR回路において、MOSFET12,22のボディダイオード(駅 示省場)は、一般に、通常のダイオードよりスイッチングスピードが遅く、高速動作が望めない。 そこで、本実施例では、高速スイッチングの可能 なダイオード11,12を外付けすることにより、 スイッチング動作の高速化を実現する。MOSF

板とコンパレータし5の正人力略子(+)と負荷 3の負電圧増子(-)が接続され、コンパレータ 14の出力がMOSFETI5のゲート電板に接 続され、コンパレータし4の正電線電板と第1の 直流電線しの正電圧椅子(+)と負荷3の正電圧 様子(+)とが接続されて成る。

また、上記OR回路における第2の直旋電影を 側の接続は、MOSFET25のドレイン電影を コンパレータ24の負入力場子(-)と第2の直 減電銀2の負電圧増子(-)が接続され、MOS FET25のソース電影とコンパレータ24の負 電源電影とコンパレータ24の正入力増子(+) と負有3の負電圧増子(-)が接続され、コンパ レータ24の出力がMOSFET25のゲート電 低に接続され、コンパレータ24の正電顕電影と 第2の直旋電影2の正電圧増子(+)と負責3の 正電圧端子(-)とが接続されて成る。

このような事3の実施例は、第1の実施例のスイッチングネ子もn型パワーNOSFETに置き換えて構成した例であり、本実施例も構造上、各

ET11、12の動作は第1の実施例で述べた選 りであり、本実施例においてもOR回路の低級失 ひが実際される。

第3団は本発明の第3の実施例を示す回路団である。本実施例も、2台の直波電源を並列運転して、一つの負荷に電力を供給する直旋電源システムに用いるOR回路の例であり、オア機能の実現と低級失化を回るスイッチ素子としてロ盟パワーMOSFETを用いた場合の例である。1は第1の直旋電源、2は第2の直旋電源、3は負荷であり、この電源システムに用いるOR回路は、それぞれの直流電源1、2に対応して設けたロ型パーMOSFET15、25と、各MOSFET15、25のオン/オフを制御するコンパレータ14、24で構成される。

上記OR回路における第1の直旋電線1側の接続は、MOSFET15のドレイン電弧とコンパレータ14の負入力端子(-)と第1の直旋電線1の負電圧端子(-)が接続され、MOSFET15のソース電弧とコンパレータ15の負電線電

n型パワーMOSFET15、25のソースードレイン電飯間に順方向に生成されるボディダイオード16、26を利用する。このようなn型パワーMOSFET15(または25)を、対応する産政電銀1(または2)の負電圧増子(一)の負電圧増子(一)としたは2)の負電圧増子(一)のでは、コンパレータ14、24により、MOSFET15(と回接に動作させ、小さいオンして、第1の実施例と回接に対す機能を実現する。本実施例では、n型MOSFETのオン低技が一般的にp型MOSFETのオン低技が一般的にp型MOSFETのオン低技とりも低いことかである。

第4回は、本発明の第4の実施例を示す回路図である。本実施例は、第3の実施例のスイッチングスピードを高速化する例であり、第2回の第2の実施例のスイッチングまそも。型パワーMOSFETに置き換えて構成した例である。本実施例では、第4回に示すように、第3回の第3の実施例の構成の。型パワーMOSFETI5.25の

特爾平3-243119(5)

それぞれのソース・ドレイン電極間に、スイッチングデイオード11.12を取方向に、即ち、ダイオード11.12のアノード電極をMOSFET15.25のソース電極に、ダイオード11.12のカソード電極をMOSFET15.25のドレイン電極に接続する。

このように娘或することにより、第2の変変例と同様にして、MOSPET15.25のボディダイオード(図示書略)よりも高速にスイッチング可能な外付けのダイオード11.12によって、第3の変換例の作用効果に加え、スイッチングスピードの高速化を図ることができる。

なお、本見明は3台以上の並列運転の産業電源 を入力とする場合にも、向線に運用することがで きる。このように、本発明はその主旨に沿って選 々に応用され、程々の実施事業を取り得るもので ある。

[発明の効果]


以上の説明で明らかなように、本義明のオア回 路によれば、パワーMOSFETとコンパレータ を接続する難馬な回路で、かつパワーMOSFE Tのオン状態を使うことにより、その小さいオン 低抗を利用してオア回路における電圧降下を低端 できるので、電圧降下と電流の数で決まる損失を 低端できる利点がある。

また、糖末項をおよびもの発明によれば、上配利点に加えてスイッチングスピードを高速化することができる。

4、図面の簡単な影明

第1団は本発明の第1の実施例を示す回路団、第2団は本発明の第2の実施例を示す回路団、第 3団は本発明の第3の実施例示す回路団、第4団 は本発明の第4の実施例を示す回路団、第5団は 従来例を示す回路団である。

1 …第1の直流電源、2 …第2の直流電源、1 1、21…ダイオード、12、22…p型パワー MOSFET、15、25…α型パワーMOSF ET、13、16、23、26…パワーMOSF ETのボディダイオード、14、24…コンパレーセ




第1図

特而平3-243119(6)

11,21・-- ケイオード

12.22---- P型パワ-MOSFET

14.24---- コンパレータ




第2 図

14.24・・・・コンパレータ

15.25 ---- n型パフ-MOSFET

16. 26 - --- ポティタイオード



第3図

持原平3-243119(7)

